

Constitution

Carte 1.150.210 VU 02 Format 1/1

Raccordement

Utilise le bus E/S et le Bus Mémoire

Configuration

Carte IF 01

Supports n° 002.004.006.021

4 bouchons identiques à câbler selon le n° de processeur.

Processeur n° :




fig. 1






fig. 2




N° de rack où se trouve le processeur


N° de processeur




Poids 4 2 1



Poids 2 1



à rack 7



à proc. 3

fig. 3

 SPS 5	Processeur E/S IOP		
	N° Document	Date	Page
	71.F7 31MS	547	B. 8.1

Carte IF 02

Supports n° 002, 004, 006 et 020 : 4 bouchons à câbler selon le n° de processeur







Fig. 4




Processeur E/S IOP		
N° Document	Date	Page
71 F7 31MS	547	B. 8.2

Mise en service

1. Affecter le n° de rack par les TSW 324 si carte IF01
SW 401 si carte IF02
2. Affecter le n° de processeur
 - par les TSW 324 si carte IF01
SW 401 si carte IF02
 - par les 4 bouchons identiques en 002 - 004 - 006 - 021 si IF01
en 002 - 004 - 006 - 020 si IF02

3) Vérifier le deskewing:



- 4) Si carte IF02 vérifier le positionnement des SW 101 (voir figure 4)
vérifier l'absence de boîtiers aux emplacements 518, 519, 520 et 216

Test aucun test spécifique.

Utilisation: Le processeur possède:

- 8 lignes d'appels HDC
- 1 ligne d'appels MDC
- 1 ligne d'appels LDC.

Il peut adresser les 1024 K mots de la mémoire

Il possède

- 2 contextes HDC
- 16 contextes MDC
- 1 contexte LDC

Attention La présence de l'option EDC 64 n'est indiquée par aucune VU particulière. La carte 1.150.210 est toujours à la VU 02. Pour vérifier la présence ou l'absence de l'option EDC 64, regarder si les boîtiers PROM marqués 016-01 à 016-08 sont présents ou absents à l'emplacement indiqué (figure 3 si carte IF01 et figure 4 si carte IF02). Dans le cas de remplacement de carte IOP, si l'option EDC 64 est présente, consulter la fiche vademecum (chapitre B-12) pour vérifier que les contraintes d'intégration sont satisfaites avant de déplacer les 8 boîtiers de microprogramme d'une carte à l'autre.

Bull



SPS 5

Processeur E/S IOP

N° Document

71 F7 31MS

Date

730

Page

B. 8.3